Archiv článků: fpga

Lepší implementace kompresních algoritmů

CESNET a FIT ČVUT získaly americký patent na kompresi pomocí rozptylových (hashovacích) tabulek v FPGA. Sdružení CESNET a Fakulta informačních technologií ČVUT v Praze získaly na svůj společný vynález patent registrovaný ve Spojených státech amerických pod názvem System for implementation of a hash table. Chráněné řešení umožňuje efektivní implementaci rychlých kompresních …

více »

Patent Cesnetu umožňuje implementaci rychlých kompresních algoritmů

Vynález spočívá v novém řešení hashovacích tabulek implementovaných v programovatelných hradlových polích FPGA. Sdružení CESNET získalo společně s Fakultou informačních technologií ČVUT v Praze patent chránící jeho vynález, který umožňuje implementaci rychlých kompresních algoritmů. Patent nese název Systém pro realizaci rozptylovací tabulky. Podstata vynálezu spočívá v novém řešení rozptylovacích tabulek (tzv. hashovacích …

více »

Používáme soubory cookies pro přizpůsobení obsahu webu a sledování návštěvnosti. Data o používání webu sdílíme s našimi partnery pro cílení reklamy a analýzu návštěvnosti. Více informací

The cookie settings on this website are set to "allow cookies" to give you the best browsing experience possible. If you continue to use this website without changing your cookie settings or you click "Accept" below then you are consenting to this.

Close